Procesy półprzewodników i CMOS

Półprzewodnik i CMOProceses

Naturalny piasek jest bogaty w krzemionkę (SiO₂), z której Monokrystaliczny Krzem Możliwości Wysokiej - można wyodrębnić, aby produkować zintegrowane obwody. Monokrystaliczny krzem ma wyjątkowo wysokie wymagania czystości, które muszą osiągnąć ponad 99,999999999% (tj. 9 9 s), a atomy krzemu muszą być ułożone zgodnie ze strukturą diamentową, tworząc kryształowe jądro. Gdy orientacja płaszczyzny kryształowej jądra kryształowego jest taka sama, można utworzyć monokrystaliczny krzem; Jeśli orientacja płaszczyzny kryształowej jest inna, powstanie polisilicon.

Zarówno monokrystaliczny krzemion, jak i polisilikon mogą być stosowane w produkcji zintegrowanych obwodów, w tym jednocześnie monokrystaliczny krzem jest używany głównie do budowy substratów krzemu, a polisilikon można stosować do tworzenia komponentów, takich jak bramy, oporniki na polisilikon lub kondygnacje MOS.

Jak pokazano na rycinie 1, proces produkcji od piasku do układu jest następujący: Po pierwsze, kwarcowy piasek jest używany jako surowiec do przygotowania jednokrystalicznego krzemu - Zawartość krzemionki w piasku kwarcowym jest wyższa niż w przypadku zwykłego piasku, a silikon stopnia metalurgicznego można uzyskać po leczeniu; następnie oczyszczanie, udoskonalanie i osadzanie silikonu klasy metalurgicznej w celu wytworzenia polisilicon; Poprzez proces rysowania Polysilicon można przekształcić w monokrystaliczne wlewki krzemu. Wytnij pojedyncze kryształowe wlewki krzemu na cienkie arkusze, aby uzyskać wafle. Duża liczba zintegrowanych matryc można wykonać na każdym waflu, które są pokrojone, testowane i pakowane w celu wytwarzania produktów zintegrowanego układu układu obwodu (ChIP).

Wewnętrzne półprzewodniki

Wewnętrzne półprzewodniki odnoszą się do czystych kryształów, które są wolne od atomów zanieczyszczeń i wolne od wad strukturalnych. German (GE) i krzem (SI) są pierwiastkami czterokrotnie i są powszechnie stosowanymi materiałami półprzewodnikowymi. W wewnętrznych półprzewodnikach, chociaż cztery walencyjne elektrony na najbardziej zewnętrznej warstwie atomów mogą tworzyć kowalencyjne wiązania z najbardziej zewnętrznymi elektronami otaczających atomów, pod wzbudzeniem energii ciepła lub energii światła, elektrony w niektórych wiązaniach kowalencyjnych mogą uwolnić się od wiązań kowalencyjnych, a następnie tworzyć przewodowe elektrony pasmowe i wartościowości, które są łącznie nazywane kółkami. Ponieważ dwóch nośników w wewnętrznych półprzewodnikach zawsze pojawiają się w parach i znajdują się w stanie równowagi termicznej, pod działaniem zastosowanego pola elektrycznego, nośniki te mogą poruszać się kierunkowo, tworząc prąd elektryczny, tak że materiał ma pewną przewodność, więc ten typ półprzewodnika nazywany jest wewnętrznym półprzewodnikiem.

Jeśli do wewnętrznego półprzewodnika zostanie dodana pewna ilość określonych atomów zanieczyszczeń, zostanie on przekształcony w wewnętrzny półprzewodnik nie -. Wśród nich wewnętrzne półprzewodniki non - zawarte w elementach pentavalent nazywane są n - typu półprzewodników, a takie elementy pentaawalencyjne nazywane są zanieczyszczeniami dawcy; Non - wewnętrzne półprzewodniki włączone do trójwartościowych elementów nazywane są półprzewodnikami typu p -, a te trójwartościowe elementy są odpowiednio nazywane zanieczyszczeniami gospodarza. W przeciwieństwie do stanu równowagi termicznej wewnętrznych półprzewodników, dwóch nośników w wewnętrznych półprzewodnikach non - są zawsze w stanie nierówności: dominujący nośnik nazywany jest przewoźnikiem większościowym (określanym jako wielu), a drugorzędny nośnik nazywany jest niewielkim nośnikiem (określanym jako nielicznym). Ponieważ n - Typ półprzewodników są domieszkowane z 5 -, ich momotronami są wolne elektrony; Półprzewodniki typu p są domieszkowane elementami trójwartościowymi, a ich cząsteczki są dziurami.

Wewnątrz wewnętrznego półprzewodnika stężenia dwóch nośników (elektrony pasma przewodzącego i otwory pasma walencyjności) w równowadze termicznej są takie same, a stężenie to nazywa się wewnętrznym stężeniem nośnika. Stężenie to nie jest stałe, ale zależy od konkretnego materiału półprzewodnika i temperatury, w której znajduje się -, tym wyższa temperatura, tym wyższe stężenie wewnętrznego nośnika.

W wewnętrznych półprzewodnikach non - stężenie większości nośników (polipion) jest w przybliżeniu równoważne stężeniu zanieczyszczeń domieszkowania, zwykle o kilka rzędów wielkości wyższych niż stężenie nośnika wewnętrznego. Stężenie niewielkiej liczby nośników (nielicznych) jest na ogół niższe niż w przypadku wewnętrznych nosicieli, a między nimi istnieje również kilka rzędów różnicy wielkości. Dlatego w porównaniu z stężeniem cząstek multi - stężenie oligoptoniczne jest wyjątkowo niskie, co jest znikome w większości scenariuszy obliczeniowych i analizy.

Nośnik wytwarza ruch kierunkowy napędzany przez siły pola elektrycznego. W słabym środowisku pola elektrycznego zaspokaja się bezpośredni związek proporcjonalny między średnią prędkością dryfu v nośnika a wytrzymałością pola elektrycznego E, który jest wyrażany jako

(Tam, gdzie współczynnik proporcjonalny μ jest nazywany mobilnością nośnika, który jest mierzony w centymetrach na wolt sekundę, tj. Cm/(v · s)).

Ten ruch dryfu nośnika może utworzyć prąd dryfowy, a wielkość prądu dryfu jest dodatnio skorelowana z mobilnością nośnika. Należy zauważyć, że chociaż rzeczywisty kierunek dryfowania otworów i wolnych elektronów jest przeciwny pod działaniem siły pola elektrycznego, kierunek prądu dryfu utworzony przez każde z nich jest dokładnie taki sam, więc całkowity prąd dryfujący wewnątrz półprzewodnika jest równy superpozycji prądu dryfu otworu i prądu wolnego elektronu.

Gdy wytrzymałość przyłożonego pola elektrycznego jest taka sama, im większa gęstość prądu dryfu półprzewodnika, tym silniejsza jego przewodność. Dalsza analiza pokazuje, że gęstość prądu dryfu jest nie tylko bezpośrednio proporcjonalna do mobilności nośnika, ale także do stężenia nośnika. Chociaż stężenie nośnika wewnętrznych półprzewodników nie jest zerowe i może wytwarzać słabe prądy dryfujące pod działaniem pól elektrycznych, multi - podrzędne stężenia non - intrinsykalne są zwykle wiele rzędów wielkości większych niż stężenie wewnętrzne nośnika. w wewnętrznych półprzewodnikach. Dlatego gęstość prądu dryfu wewnętrznych półprzewodników jest zwykle nieistotna przy obliczaniu prądu dryfu.

P-Typ i n - Typ półprzewodników

Q - Ze względu na wyjątkowo małą gęstość prądu dryfu wewnętrznych półprzewodników, wewnętrzne półprzewodniki można zwykle uważać za izolatory w porównaniu z wewnętrznymi półprzewodnikami non -. Z tego powodu materiały półprzewodnikowe stosowane w rzeczywistej produkcji zintegrowanych obwodów nie są wewnętrzne półprzewodniki nie -. Przewodnictwo nieokreślonych półprzewodników nie - jest ściśle związane z mobilnością μ multiplonów: im większa mobilność, tym silniejsza przewodność półprzewodnika i szybciej urządzenie wykonane na półprzewodnikach.

Dane dotyczące ruchliwości nośnej dla germanu (GE) i krzem (SI) pokazano w tabeli 2 (gdzie swobodna ruchliwość elektronów jest zapisywana jako μN, a mobilność otworów jest zapisywana jako μP). Bezpłatna mobilność elektronów μn zarówno GE, jak i SI jest znacznie większa niż mobilność otworów μP, więc N - Type urządzenia półprzewodnikowe działają znacznie lepsze niż p - typu typu półarestrucznego w kluczowych wskaźnikach wydajności, takich jak wzmocnienie, charakterystyka częstotliwości i zdolność jazdy.

Jak pokazano na rysunku 2, Gdy n - wpisuje półprzewodnik i p - półprzewodnikowe są w bliskim kontakcie, połączenie PN powstanie na interfejsie między nimi. W obszarze połączenia wolne elektrony w regionie N rozpraszają się do regionu P, podczas gdy otwory w regionie P rozpraszają się do regionu N. Po wystąpieniu tego ruchu dyfuzji wewnętrzne pole elektryczne powstaje na interfejsie z regionu N do regionu P. W miarę stopniowej wzrastającej siły wewnętrznego pola elektrycznego, końcowa siła dyfuzyjna i wewnętrzna siła pola elektrycznego osiągają stan równowagi, a ruch dyfuzyjny zatrzymuje się. W tym czasie na interfejsie skrzyżowania powstanie region bez wolnych elektronów i otworów, który jest nazywany obszarem ładunku przestrzeni i często nazywany strefą wyczerpania. Jeśli elektrody są rysowane na obu końcach połączenia PN, można uformować diodę -, elektroda z regionu P jest anodą, a elektroda z regionu N jest katodą.

Zastosowanie napięcia do obu końców diody może przerwać pierwotną równowagę między siłą dyfuzyjną a siłą pola elektrycznego. Jeżeli zastosowane napięcie spełnia potencjał katody wyższy niż potencjał anody, zastosowane napięcie zwiększy wewnętrzną siłę pola elektrycznego, powodując, że nośnik nadal nie będzie w stanie przeprowadzić ruchu dyfuzyjnego -, ponieważ nie ma prądu dyfuzji, dioda jest w wycięciu -. Wręcz przeciwnie, zastosowane napięcie osłabi wewnętrzną siłę pola elektrycznego, nośnik zacznie znów rozpraszać, a prąd dyfuzyjny zostanie wygenerowany wewnątrz diody, w którym to momencie dioda wejdzie do stanu przewodnictwa. Ta zdolność do włączania lub wyłączania przyłożonego napięcia sprawia, że ​​dioda jest jednokierunkowa przewodnictwo, które z kolei odgrywa kluczową rolę w obwodzie. W procesie CMOS powstaje kilka rodzajów połączeń PN, które można użyć nie tylko do wytwarzania diod w zintegrowanych obwodach, ale także do osiągnięcia izolacji elektrycznej między urządzeniami w stanie odwrotnego odchylenia.

Proces wprowadzania 5 - elementów Valent lub 3-wartościowych do półprzewodników nazywa się domieszkowaniem, a proces dopingu jest powszechnie stosowany przez implantację jonową. Gdy stężenie implantacji jonowej jest niskie, jest lekko domieszkowane (wyrażane jako N⁻, N⁻ lub P⁻, P⁻); Gdy stężenie implantacji jonów jest wysokie, jest domieszkowane HE (wyrażone jako N⁺, N⁺ lub P⁺, P⁺). Oczywiście przewodnictwo mocno domieszkowanych półprzewodników jest lepsze niż przewodnictwo lekko domieszkowanym półprzewodnikom.

Gdy lokalne ciężkie domieszkowanie odbywa się w dużym obszarze lekkiego domieszkowania, lekki dominowany obszar jest ogólnie nazywany podłożem, a ciężki obszar domieszkowania nazywany jest strefą dyfuzji (dyfuzją) lub aktywną (aktywną). Typ półprzewodnika w strefie dyfuzji i podłoża może być taki sam (zarówno typ n - lub p -) lub inny (heteromorfizm). W procesie CMOS istnieją dwie sytuacje: domieszkowanie homotypowe służy głównie do edukacji elektrody i realizacji połączenia poprzez kontakt omowy, a specjalne dopingu typu - jest używane głównie do konstruowania struktury izolacyjnej między urządzeniem MOS a podłożem.

Urządzenia półprzewodnikowe muszą być wyprowadzane z elektrody przez metal. Kiedy półprzewodnikowy wchodzi w kontakt z metalem, redopowanie umożliwia tunel elektronów za pomocą bariery kontaktowej, co skutkuje niską -, które mogą być użyte do wywołania elektrod. Jednak w przypadku domieszkowania światłem odporność styku między półprzewodnikami a metalem jest wyjątkowo duża, a efekt połączenia elektrody nie jest dobry, więc nie można go użyć do prowadzenia elektrody. Dlatego, aby wyodrębnić elektrodę z substratu domieszkowania niskiego -, podłoże musi być lokalnie rel - domieszkowane izomorfizmem, a następnie wprowadzana jest elektroda metalowa.

Jak pokazano na rysunku . 3, struktura profilu n - i metal jest połączony kontaktem omowym. N - pułapki są lekko domieszkowane n - Typ półprzewodników, które są często używane jako substraty i muszą być podłączone do VDD zasilania. Aby osiągnąć skuteczne połączenie, ponowne remonty izomorficzne jest wymagane w N -, aby utworzyć region dyfuzji N⁺, kontaktując się w ten sposób w celu konstruowania omów. Należy zauważyć, że krzemionka (SiO₂) na rycinie 3 jest wykorzystywana do osiągnięcia izolacji izolacji między metalem a półprzewodnikiem, a aby utworzyć kontakt omowy między metalem a regionem dyfuzji N⁺, otwory należy otworzyć w warstwie SiO₂, które nazywane są otworami kontaktowymi.

Ponieważ wstrzyknięcie jonów w kształcie specjalnych - może tworzyć diody połączenia PN między regionem dyfuzyjnym a podłożem, wiele obszarów dyfuzji na tym samym podłożu można odizolować od siebie przez diodę, o ile napięcie odchylenia jest rozsądnie kontrolowane, aby dioda była zawsze w stanie odwrotnego odstępstwa. Jak pokazano na ryc . 4, struktura profilu izolacji diody dwóch regionów dyfuzyjnych P⁺ pokazano na rysunku . 4: Dwa regiony dyfuzji p⁺ w n - dobrze tworzą dwa niezależne diody z N - Cóż, i n {6- Cóż jest połączona z powiązaniem o wysokim poziomie. Upewnij się, że dwie diody są zawsze w stanie odwrotnego odchylenia, a następnie zdaj sobie sprawę z izolacji diody między dwoma regionami dyfuzji P⁺.

Podobnie, jeśli podłoże typu p - jest podłączone do najniższego potencjału GND, można osiągnąć izolację diodową między wieloma obszarami dyfuzji N⁺. Ryc . 5 pokazuje strukturę profilu izolacji diodowej n -, która pokazuje strukturę izolacji diodowej między dwiema strefami dyfuzji p⁺ i między dwiema strefami dyfuzji N⁺. Podłoże całego wafla na rysunku jest podłoże type p -, a pułapka n - jest wykonana na podłożu typu p -. W połączeniu z potencjalną relacją na ryc . 5 można zauważyć, że dioda połączenia PN między n - podłoże typu p - jest również w stanie odwróconego odchylenia, który zapewnia izolację między n - cóż i p -}. Proces ten, który zawiera tylko N pułapek i nie ustawia pułapek P, nazywa się procesem N Well.

Jak pokazano na rysunku . 6 a, Jeśli dwa regiony dyfuzji p+ są wstrzykiwane do n -, lub dwa regiony dyfuzji n+ są wstrzykiwane do podłoża typu p -, region między dwoma strefami dyfuzji jest zdefiniowany jako kanał, a kanał i podłoże są całe. Podłoże jest określane przez literę B, a strefy dyfuzji po obu stronach kanału są reprezentowane przez S i D, które są podłączone do metalu przez otwory kontaktowe. Zrób metalową elektrodę bezpośrednio nad kanałem, który jest oznaczony literą G. W połączeniu z relacją napięcia zastosowaną na ryc . 6, można zauważyć, że dioda połączenia Pn między n - studnia i podjęcie typu P - są w stanie odwrotnego odcinka biasu. Tak więc wszystkie S i D na rysunku nie są prowadzone. Należy zauważyć, że na rysunku znajdują się dwa oddzielne zestawy S, D, G i B, przy użyciu tych samych liter, tylko w celu ułatwienia kolejnego nazywania pinów rurki MOS.

Na rycinie 6b kanał między dwoma regionami dyfuzji N+ należy do podłoża typu p - podłączonego do GND. W tej chwili, jeśli napięcie dodatnie zostanie zastosowane do G nad kanałem, pole elektryczne wytwarzane między G i kanałem przyciągnie elektrony, które wypełnią otwory w kanale. Jeśli V₁ jest wystarczająco wysoki, aby elektrony pozostały po wypełnieniu otworu, kanał zmieni się z typu p - na typ n -, a następnie podłącz dwa regiony dyfuzji n+, aby s i d są prowadzone. Gdy napięcie V₁ spada do 0, kanał powraca do typu P -, izolując S od D. Dlatego S i D są równoważne z dwoma końcami przełącznika elektronicznego, a ich włączenie/wyłączenie i odłączenie są kontrolowane przez napięcie G.

W ten sam sposób kanał między dwoma regionami dyfuzji p+ w pułapce n na ryc . 6 b jest n studnie, a n studzienkę jest podłączona do VDD. W tym momencie napięcie V₂ poniżej VDD jest nakładane do G nad kanałem, a pole elektryczne między G a kanałem odpycha elektrony w kanale. Gdy V₂ jest wystarczająco niski, nie tylko wolne elektrony są odpychane z kanału, ale także elektrony w niektórych wiązaniach kowalencyjnych, tworząc otwory w kanałach. W ten sposób kanał zmienia się z n - na kształt p -, łącząc dwie strefy dyfuzji p+ i umożliwiając prowadzenie S i D. Gdy napięcie V₂ ponownie wzrośnie do VDD, kanał powraca do typu n -, izolując S od D, więc struktura jest również przełącznikiem elektronicznym kontrolowanym przez G.

0040-35057 Rev.c Spawanie, wkładka zaworu szczelinowego, komora procesowa

CMOS

Strefy dyfuzji po obu stronach kanału nazywane są źródłem (-ów) i drenażowymi (D), a płyta elektrody powyżej kanału nazywana jest bramą (g), która wraz z zapaleniem backgate (b) podłoża stanowi rurkę MOS. Urządzenie złożone z dwóch regionów dyfuzyjnych N+ i ich odpowiadające bramki nazywane są rurkami NMOS, a urządzenia złożone z dwóch regionów dyfuzji P+, a ich odpowiednie bramy nazywane są rurkami PMOS, a symbole dwóch pokazano na ryc. . 6 c.

Materiał bramkowy wczesnych rur MOS to aluminium, które należy do kategorii metalu. Krzemionka między bramą a kanałem należy do tlenku. Kanał należy do półprzewodnika. Połączenie inicjałów trzech angielskich słów metal - tlenek - półprzewodnik daje MOS (tj. Metal - tlenek - półprzewodnikowy), dlatego rurka MOS jest nazwana. Należy zauważyć, że w rzeczywistym procesie grubość warstwy krzemionkowej poniżej bramki musi być mniejsza niż w innych obszarach.

Rurki MOS można po prostu zrozumieć jako przełączniki elektroniczne kontrolowane przez napięcie bramki: Rurki NMOS włączają się, gdy napięcie bramki jest wysokie, a rurki PMOS włączają się, gdy napięcie bramki jest niskie. Jak pokazano na ryc. 7, rurka PMOS i rurka NMOS są połączone szeregowo między VDD i GND, a dwie bramy są połączone razem jako port wejściowy A, a dreny dwóch rur MOS są połączone razem jako port wyjściowy Y. Gdy A jest wysoka, rurka NMOS jest włączona, rurka PMOS jest odcięta, a wyjście Y jest ściągane. Gdy A jest niskie, rurka NMOS jest odcięta, rurka PMOS jest włączona, a wyjście Y jest podciągane. W rezultacie A i Y tworzą fazę odwrotną, a obwód nazywa się falownikiem.

W falowniku pokazanym na ryc. . 7, ponieważ rurka PMOS jest podłączona do bramki rurki NMOS, a napięcie bramki wymagane do włączenia dwóch jest odwrotne, rurka NMOS i rurka PMOS nie będzie włączana w tym samym czasie, a nie ma bieżącego przepływu między zasilaniem i podłożem, który jest równoważny, co nie jest statyczne. Oprócz falownika rurka NMOS i rurka PMOS mogą również tworzyć różne inne logiczne bramy, które również nie mają zużycia energii DC w statycznym stanie. Ze względu na niezwykle idealne uzupełniające się charakterystyki rur NMOS i rur PMOS, obwód złożony z dwóch nazywa się metodą komplementarnego - tlenku - (CMOS).

0020-42287 Płyta perf 8-calowa EC WXZ

Chociaż nie ma bezpośredniego przepływu między zasilaczem a ziemią (tj., Brak zużycia energii statycznej), gdy brama logiczna CMOS jest w spoczynku, podczas przewrotu stanu logicznego, rurka NMOS i rurka PMOS będą miały krótkie jednoczesne zjawisko przewodzenia, które wygenerują pewne dynamiczne zużycie energii. Ponadto proces ładowania i rozładowywania kondensatorów obciążenia przez bramy logiczne również ponosi zużycie energii. Ponieważ wszystkie te zużycie energii są związane z odwracaniem bramki logicznej, im wyższa częstotliwość zegara, tym większe zużycie energii obwodu CMOS; Jednak częstotliwość zegara nowoczesnego dużej - obwodów zintegrowanych w skali jest ogólnie wysoka, więc rozwiązywanie zużycia energii i problemów z rozpraszaniem ciepła jest nadal trudnym problemem w projektowaniu obwodów zintegrowanych CMOS.

W miarę rozwoju procesu CMOS zgodnie z prawem Moore'a grubość warstwy krzemionki między bramą a kanałem stale się zmniejsza, a zjawisko wycieku bramki staje się coraz poważniejsze. Problem ten nie był oczywisty przed głębokim etapem procesu submikronowego, ale po wprowadzeniu węzła procesowego nanometrów siła wycieku bramki stała się głównym źródłem całkowitego zużycia energii obwodu. Przed głębokim etapem procesu submikronowego wymagane jest tylko bramkowanie zegarów, aby zamknąć obwód; Jednak po głębokim procesie submikronowym sytuacja się zmienia - oprócz zamknięcia zegara, napięcie zasilania musi zostać zmniejszone lub napięcie podłoża musi zostać podniesione, aby zminimalizować zużycie energii wycieku bramki. Wraz z ciągłym rozszerzeniem skali zintegrowanych obwodów zużycie energii i rozpraszanie ciepła stały się wąskie gardła projektowe. Tylko dzięki bardziej technologicznym innowacjom możemy zapewnić ciągły rozwój prawa Moore'a i jeszcze bardziej poprawić integrację układów.